Files
fpga-stuff/blinky/sim.v

24 lines
430 B
Verilog

module SB_HFOSC(
input CLKHFPU,
input CLKHFEN,
output CLKHF
);
parameter CLKHF_DIV = "0b00";
endmodule
module SB_RGBA_DRV (
input RGBLEDEN,
input RGB0PWM,
input RGB1PWM,
input RGB2PWM,
input CURREN,
output RGB0,
output RGB1,
output RGB2
);
parameter CURRENT_MODE="0b1";
parameter RGB0_CURRENT="0b000001";
parameter RGB1_CURRENT="0b000001";
parameter RGB2_CURRENT="0b000001";
endmodule